EP103

EP103 LVDS предавателят поддържа предаване между хоста и плоския панел до резолюции SXGA+. Предавателят преобразува 3×10 бита данни с ниско напрежение TTL и 3 контролни бита в 4 LVDS (Low Voltage Differential Signal) потока данни. При максимална входна тактова честота от 135MHz, всяка диференциална двойка LVDS работи със скорост 945Mbps, осигурявайки обща пропускателна способност от 3.78Gbps. Предавателят може да бъде конфигуриран да приема тактова честота на нарастващия или спадащия фронт чрез външен пин. Поддържа тактови честоти от 10MHz до 135MHz за резолюции HVGA до SXGA+ До 3.78Gbps пропускателна способност PLL не изисква външни компоненти Отхвърляне на цикличен джит 3.3V до 1.8V толерантно на ниско напрежение TTL вход Програмируем избор на данни и контролен строб Поддържан режим на изключване Опаковка LQFP64